主頁(http://www.130131.com):基于CDMA的無線網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)的設(shè)計 隨著寬帶和無線網(wǎng)絡(luò)的普及和進一步發(fā)展、人們對視頻通信、視頻播放等數(shù)字媒體服務(wù)的要求越來越多,而網(wǎng)絡(luò)視頻監(jiān)控就是在這樣的市場環(huán)境下應(yīng)運而生。該系統(tǒng)整合了FPGA數(shù)字視頻信號處理技術(shù)、CDMA網(wǎng)絡(luò)和Internet網(wǎng)絡(luò)的優(yōu)勢,無論您身在何處、任何時間,都可以迅速接入系統(tǒng),隨時隨地的進行遠程監(jiān)控管理。 CDMA無線網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)可以和其他的有線/無線網(wǎng)絡(luò)多媒體視頻監(jiān)控系統(tǒng)兼容,便于用戶在不同網(wǎng)絡(luò)環(huán)境下的使用。
2 系統(tǒng)整體構(gòu)成 視頻采集部分;將攝像頭采集進來的模擬視頻數(shù)據(jù)轉(zhuǎn)換為數(shù)字視頻數(shù)據(jù),并獲取相應(yīng)視頻控制信號。視頻格式轉(zhuǎn)換部分;將采集模塊輸出的視頻數(shù)據(jù)轉(zhuǎn)換成需要的視頻格式。視頻緩存部分;將視頻數(shù)據(jù)暫存在FIFO中,然后由FIFO轉(zhuǎn)存在SDRAM中。CDMA模塊部分;將壓縮好的視頻數(shù)據(jù)通過CDMA傳輸?shù)竭h端服務(wù)器。VGA視頻顯示部分;將攝像頭采集進來的視頻通過VGA接口,在本地顯示器顯示。NiosⅡ控制部分;當監(jiān)控系統(tǒng)發(fā)現(xiàn)異常現(xiàn)象時,Nios Ⅱ控制系統(tǒng)控制視頻壓縮、視頻緩存和CDMA模塊三部分協(xié)調(diào)工作,將壓縮好的視頻數(shù)據(jù)由CDMA傳輸給遠端服務(wù)器。遠端服務(wù)器將CDMA傳送回來的圖像數(shù)據(jù)在上位機上解壓以圖片方式顯示,并記錄事件發(fā)生時間。 用戶端將CDMA傳回的數(shù)據(jù)經(jīng)由提供的解碼記錄軟件,在PC機顯示,并記錄事件發(fā)生時間。
3 系統(tǒng)設(shè)計與實現(xiàn)
3.1 圖像采集模塊 本設(shè)計中采用了ADV7181來完成視頻處理。ADV7181對視頻信號進行采樣解碼后,得到與CCIR656標準兼容的YCrCb 4:2:2格式的輸出編碼。要對YCrCb 4:2:2格式的數(shù)字圖像數(shù)據(jù)進行后續(xù)處理。 彩色CCD攝像頭采集到的模擬視頻信號,經(jīng)過ADV7181芯片的解碼得到數(shù)字視頻信號。ADV7181芯片通I2C總線控制,I2C控制模塊是由自定義外設(shè)實現(xiàn)的,SOPC提供的IP核只需對其參數(shù)進行配置便可加入到該系統(tǒng)中。 2C20通過I2C來控制ADV7181B對視頻信號的采樣。ADV7181B芯片產(chǎn)生的數(shù)字視頻信號、控制信號和狀態(tài)信號送入控制芯片F(xiàn)PGA中,即把場同步信號VREF、行同步信號HREF、奇偶場標志信號RTS0、片選信號CE、垂直同步信號VS、象素時鐘信號LLC2以及數(shù)字視頻信號VPO等管腳連接到FPGA芯片,以獲知各種采集信息。 由于攝像頭輸出模擬信號,需要經(jīng)過視頻A/D轉(zhuǎn)化后,把模擬視頻信號轉(zhuǎn)化成數(shù)字視頻信號,輸入進FPGA芯片,F(xiàn)PGA根據(jù)狀態(tài)信號SRTS0把奇偶場圖像信號分別存儲在SDRAM(ODD)和SDRAM(EVEN)中。
3.2 圖像處理模塊 圖像傳輸過程中需要對圖像信息進行壓縮。由于通常無損壓縮的壓縮比不高,所以在很多情況下,經(jīng)過無損壓縮后的數(shù)據(jù)量仍將超過實際應(yīng)用所能忍受的負荷。所以實現(xiàn)有較高壓縮比的高保真的有損圖像壓縮就很重要。 本算法的編碼器包括3個步驟:第1步是對原始圖像進行向量變換,第2步是動態(tài)位分配的向量量化VQ(Vector Quantization)編碼,第3步是進行一種熵編碼。相應(yīng)的解碼器也包括3個步驟:解碼器由編碼器的3個步驟的逆過程按逆序組成。 圖像處理部分是整個系統(tǒng)的核心,需要對外圍的器件進行集中控制和處理。FPGA/CPLD對圖像信號的采集、控制、存儲數(shù)據(jù)到SRAM以及從SRAM讀取數(shù)據(jù)都在這里實現(xiàn)。選用CycloneII EP2C20F484C7芯片,利用Verilog HDL作為硬件描述語言,實現(xiàn)對各小模塊的連接控制。
3.3 VGA顯示模塊 時鐘頻率=點速率=(水平分辨率)×(垂直分辨率)×(刷新率)/(回掃系數(shù)); 水平分辨率=行的像素數(shù)目; 垂直分辨率=幀的像素數(shù)目。
3.4 CDMA無線模塊
1)數(shù)據(jù)傳輸方式設(shè)計 NiosⅡ與CDMA的通信是采用AT指令向CDMA模塊發(fā)送命令。當監(jiān)視發(fā)現(xiàn)異,F(xiàn)象時, NiosⅡ系統(tǒng)接收到來自監(jiān)控模塊產(chǎn)生的異常信號,馬上進行拍照命令,同時向CDMA發(fā)送AT指令,并利用UART的中斷接收CDMA返回的信號,一旦確認CDMA模塊接收到AT指令將向CDMA發(fā)送下一條指令,如果NiosⅡ系統(tǒng)沒有收到CDMA模塊返回來的OK信號,系統(tǒng)將不斷的向CDMA發(fā)送AT指令直到CDMA響應(yīng)成功。其中NiosⅡ系統(tǒng)接收CDMA返回信號和向CDMA發(fā)送信號采用中斷方式。
2)CDMA響應(yīng)過程
然后初始化WAP相關(guān)參數(shù),建立WAP連接,調(diào)用信息發(fā)送函數(shù)將圖像信息發(fā)送到與上位機相連接的CDMA模塊中,完成數(shù)據(jù)的傳送后,斷開PPP連接。負責接收數(shù)據(jù)的CDMA模塊把數(shù)據(jù)通過串口傳送到上位機中。
|




